不想错过我的推送，记得右上角-查看公众号-设为星标，摘下星星送给我
15、Describe several methods for low power design.（8分）
解析：本题目主要考察了低功耗设计的方法
16、同步复位和异步复位的区别是什么?（9分）
解析：本题目主要考察了同步复位和异步复位的区别
关于同步和异步相关的概念和区别我们在“求职攻略|笔试必考：异步复位与同步释放”中有详细的解释，而且还介绍了在FPGA中关于同步复位和异步复位的推荐用法，但在IC设计中同步复位和异步复位的使用不再局限于FPGA器件本身的差异，而是根据实际的应用场景来设计，有时候会同时存在同步复位和异步复位。但无论是在FPGA开发还是在IC设计如果使用异步复位一定不要忘记做“异步复位同步释放”。
17、In the following digram, a 1-cycle pulse form a faster clock domain needs to be synchronized to a slower clock domain. Please use verilog to implement the circuit.（11分）
解析：本题目主要考察了单比特数据跨时钟域的方法
首先翻译一下题目，题干解释为“下图中，来自较快时钟域的1个周期脉冲需要与较慢时钟域同步。请使用verilog来实现电路”。
18、自动售饮料机，饮料2.5元，可以投0.5和1元，设找零功能，设计一个状态机，用verilog给出代码。（16分）
解析：本题目主要考察了状态机的设计
首先用half_in和one_in分别表示.5元和1元，高电平有效，输出饮料drink=1，找零change用2bit表示，表示不找零，01表示找零.5元，1表示找零1元。代码如下所示：
第一段状态机：
第二段状态机：
第三段状态机：
编写仿真测试激励，仿真程序和结果如下：
